2Yildiz Technical University, Faculty of Electrical & Electronics, Department of Electronics and Communication Eng., Yıldız, ISTANBUL
Abstract
In this work, design of low-voltage low-power analog artificial neural network (ANN) circuit blocks by using subthreshold floating-gate MOS (FGMOS) transistors and a neuron circuit is implemented. The circuit blocks, four-quadrant analog current multiplier and FGMOS based differential pair, have been designed and simulated in CADENCE environment with TSMC 0.35m process parameters.
2
Bu çalışmada, eşikaltı bölgesinde çalışan yüzer geçitli MOS (FGMOS) transistorlar kullanılmasıyla düşük gerilimde çalışan ve az güç tüketen analog yapay sinir ağı (YSA) devre bloklarının tasarımı yapılmış ve bir nöron devresi gerçeklenmiştir. Dört bölgeli akım çarpıcı ve FGMOS tabanlı farksal çift devreleri TSMC 0.35m proses parametreleri kullanılarak CADENCE programında tasarlanmış ve benzetimi yapılmıştır.